

# Best Available Copy

## PATENT ABSTRACTS OF JAPAN

(11) Publication number : 2001-282123

*translation attached*

(43) Date of publication of application : 12.10.2001

(51) Int.Cl. G09F 9/00  
G02F 1/1368  
G09F 9/30  
H05B 33/10  
H05B 33/14  
H05B 33/26

(21) Application number : 2000-094568 (71) Applicant : TOSHIBA CORP


(22) Date of filing : 30.03.2000 (72) Inventor : NAKAJIMA MITSUO  
KAMIURA NORIHIKO  
HIRAMATSU MASAHIKO  
UCHIKOGA SHUICHI

### (54) DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME

#### (57) Abstract:

PROBLEM TO BE SOLVED: To provide a display device which has good characteristics by forming a light emitting layer under gentle conditions, and a method for manufacturing the same.

SOLUTION: This display device includes a substrate 101, switching elements 1002 which are formed on the substrate 101, an electrode layer 902 which are connected onto the switching elements 1002 via connecting electrodes 702 and are formed of a material different from a material of electrodes 702, the emitting layer 803 which is formed on the electrode layer 902 and is formed of an organic material, a transparent electrode layer 802 which is formed on the light emitting layer 803 and a transport substrate 801 which is formed on the transparent electrode layer 802.



#### LEGAL STATUS

[Date of request for examination] 10.09.2001

[Date of sending the examiner's decision] 16.07.2004

[of rejection]

[Kind of final disposal of application  
other than the examiner's decision of  
rejection or application converted  
registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's  
decision of rejection]

[Date of requesting appeal against  
examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2001-282123

(P2001-282123A)

(43)公開日 平成13年10月12日 (2001.10.12)

(51) Int.Cl. <sup>7</sup>	識別記号	F I	マークコード(参考)
G 0 9 F 9/00	3 4 2	C 0 9 F 9/00	3 4 2 Z 2 H 0 9 2
G 0 2 F 1/1368		9/30	3 3 8 3 K 0 0 7
G 0 9 F 9/30	3 3 8		3 6 5 Z 5 C 0 9 4
	3 6 5	H 0 5 B 33/10	5 G 4 3 5
H 0 5 B 33/10		33/14	A

審査請求 未請求 請求項の数 3 OL (全 6 頁) 最終頁に続く

(21)出願番号 特願2000-94568(P2000-94568)

(71)出願人 000003078

株式会社東芝

東京都港区芝浦一丁目1番1号

(22)出願日 平成12年3月30日 (2000.3.30)

(72)発明者 中島 充雄

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内

(72)発明者 上浦 紀彦

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内

(74)代理人 100083161

弁理士 外川 英明


最終頁に続く

(54)【発明の名称】 表示装置およびその製造方法

(57)【要約】

【課題】 発光層を穏やかな条件で形成して良好な特性を有し、高い開口率を有する表示装置、およびその製造方法を提供する。

【解決手段】 基板101と、基板101上に形成されるスイッチング素子1002と、スイッチング素子1002上に接続電極702を介して接続され、接続電極702とは異なる材料からなる電極層902と、電極層902上に形成され有機材料からなる発光層803と、発光層803上に形成される透明電極層802と、透明電極層802上に形成される透明基板801とを具備することを特徴とする表示装置。



【特許請求の範囲】

【請求項1】 基板と、前記基板上に形成されるスイッチング素子と、前記スイッチング素子上に接続電極を介して接続され、前記接続電極とは異なる材料からなる電極層と、前記電極層上に形成され有機材料からなる発光層と、前記発光層上に形成される透明電極層と、前記透明電極層上に形成される透明基板とを具備することを特徴とする表示装置。

【請求項2】 前記接続電極がバンプ電極であることを特徴とする請求項1記載の表示装置。

【請求項3】 基板にスイッチング素子を形成する工程と、透明基板に透明電極層を形成する工程と、前記透明電極層上に発光層を形成する工程と、前記発光層上に電極層を形成する工程と、前記基板の前記スイッチング素子が形成された面と前記透明基板の前記電極層が形成された面を接続電極を介して接続する工程とを具備することを特徴とする表示装置の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、表示装置およびその製造方法に関する。

【0002】

【従来の技術】液晶やエレクトロ・ルミネッセンス(EL)素子、発光ダイオード、プラズマ、蛍光等を用いた表示装置は、表示部の薄型化が可能であるために、事務機器やコンピュータ等の表示装置、あるいは特殊な表示装置として要求が高まっている。

【0003】また、現在、これらの表示装置のなかで、薄膜トランジスタ(TFT)を画素のスイッチング素子として用い、有機EL層を用いたアクティブマトリクス型EL表示装置が、従来の透過型の液晶表示装置に代わる、発光型の高画質・高品位・低消費電力の表示装置として期待され、その研究開発が盛んに行われている。

【0004】現在提案されているアクティブマトリクス型EL表示装置の1画素の断面図を図11に示し、その構成を説明する。

【0005】図11に示すように、従来のアクティブマトリクス型EL表示装置は、透明基板1107上にスイッチング素子1101が形成され、スイッチング素子1101は接続電極1102を介して透明電極層1104に接続する。スイッチング素子1101と透明電極層1104の間には、絶縁層1103が形成される。また、透明電極層1104の上には発光層1105が、発光層1105の上には上部電極層1106が形成される。

【0006】図示しない信号線からスイッチング素子1101に各画素の信号に応じた信号電圧が印加されると、透明電極層1104と上部電極層1106の間に、この信号電圧が印加され、発光層1105中の正孔と電子の再結合により、発光する。図11の構成では、発光層1105の下側に透明電極層1104があり、上部電

極層1106は通常、電極となるMgAg等と保護金属層の2層からなり、不透明である為、図11の矢印Bの方向から光を取り出す。

【0007】しかしながら、図11の矢印Bの方向から光を取り出した場合、スイッチング素子1101と図示しない配線に遮られ、光のロスが生じ、開口率が低下する。開口率の低下を防ぐため、図11の矢印Aの方向から光を取り出すには、上部電極層1106を透明電極層とする必要があるが、透明電極層を形成する際には約230°Cの熱工程がある。発光層1105は、通常有機物質等から形成され熱に弱いため、発光層1105を形成し、その上に熱工程の必要な透明電極層を形成することが難しい。

【0008】図11の矢印Aの方向から光を取り出す別の方法として、図11の構成はそのままとして、上部電極層1106を透明とする、または薄く形成することにより、上部電極層1106での光の吸収を小さくすることも試みられている。しかしながら、上部電極層1106として発光層1105の発光効率が高くなる金属は、不安定な金属が多く保護金属層が必要となる。従って、光の吸収が十分に低くなる程度に上部電極層1106、保護金属層を薄くすると、保護の役割が十分でなくなり、表示装置の寿命が短くなるという問題があった。

【0009】

【発明が解決しようとする課題】上述したように、従来のアクティブマトリクス型EL表示装置は、発光層からの光を取り出す際、光がスイッチング素子に遮られることによりロスが生じ、開口率が低下するという問題点があった。

【0010】また、スイッチング素子の形成されない側の面から光を取り出す試みもあるが、光の透過率が高く、かつ安定に存在する電極が形成できないため、寿命の短い表示装置しか形成できなかった。

【0011】

【課題を解決するための手段】そこで本発明の第1は、基板と、基板上に形成されるスイッチング素子と、スイッチング素子上に接続電極を介して接続され、接続電極とは異なる材料からなる電極層と、電極層上に形成され有機材料からなる発光層と、発光層上に形成される透明電極層と、透明電極層上に形成される透明基板とを具備することを特徴とする表示装置を提供する。

【0012】また、本発明の第1では、接続電極がバンプ電極であっても良い。

【0013】本発明の第2は、基板にスイッチング素子を形成する工程と、透明基板に透明電極層を形成する工程と、透明電極層上に発光層を形成する工程と、発光層上に電極層を形成する工程と、基板のスイッチング素子が形成された面と透明基板の電極層が形成された面を接続電極を介して接続する工程とを具備することを特徴とする表示装置の製造方法を提供する。

## 【0014】

【発明の実施の形態】以下に本発明の実施形態を図面を参照しつつ詳細に説明するが、本発明はこの実施形態に限定されるものではない。

【0015】本発明の実施形態について説明する。本実施形態の表示装置の1画素の断面図を図10に示す。本実施形態の表示装置は、基板101上にスイッチング素子1002としてTFTを形成してスイッチング素子形成基板とし、透明基板801上に透明電極802、有機材料からなる発光層803、電極層901、保護電極層902を順次積層してEL形成基板とし、この両基板をスイッチング素子1002、保護電極層902が内側となるようにして貼り合わせ、発光層803からの発光をスイッチング素子1002を形成しない側の面から取り出すものである。

【0016】本実施形態の表示装置は、基板101と基板101上に形成される第1の絶縁膜102、第1の絶縁膜102上に形成されバーニングされる活性層103、活性層103の形成された第1の絶縁膜102上に形成されるゲート絶縁膜201、ゲート絶縁膜201上に形成されバーニングされるゲート電極301、ゲート電極301の形成されたゲート絶縁膜201上に形成される層間絶縁膜401、層間絶縁膜401上に形成されコンタクトホール501で活性層103に接続するソース・ドレイン電極601、ソース・ドレイン電極601の形成された層間絶縁膜401上に形成される第2の絶縁膜701、第2の絶縁膜701上に形成されコンタクトホールでソース・ドレイン電極601と接続するバンプ電極702（接続電極）、バンプ電極702を介しソース・ドレイン電極601と接続しバーニングされる保護電極層902、保護電極層902上に形成され保護電極層902と同様にバーニングされる電極層901、電極層901上に形成される発光層803、発光層803上に形成される透明電極層802、透明電極層802上に形成される透明基板801、スイッチング素子形成基板とEL形成基板の接合部1001から構成される。

【0017】次に、本実施形態の表示装置の形成方法を説明する。

【0018】まず、スイッチング素子を形成する、スイッチング素子形成基板の製造方法について図1から図7を用いて説明する。図1から図7はスイッチング素子形成基板の製造工程を示す図である。

【0019】図1に示すように、ガラス、もしくはシリコン等からなる絶縁性の基板101上に、シリコン酸化膜、シリコン窒化膜等の酸化膜、窒化膜からなる第1の絶縁膜102を約100nmから約1μm、好ましくは約500nmの膜厚となるように形成する。第1の絶縁膜102上にはプラズマCVD法などによりアモルファスシリコン膜を約30nmから約70nm、好ましくは

約50nmの膜厚となるように形成しELA法で多結晶化してバーニングを行い、活性層103とする。

【0020】次に、図2に示すように、活性層103の形成された第1の絶縁膜102上に、常圧CVD(APCVD)法やプラズマエンハンストCVD(PECVD)法、エレクトロンサイクロトロン共鳴-CVD(ECR-CVD)法などによりシリコン酸化膜等からなるゲート絶縁膜201を約70nmから約100nmの膜厚となるよう形成する。

【0021】ゲート絶縁膜201上には、図3に示すように、Mo、Al、Ta、W、Cu及びそれらの合金や、これらの積層膜、またはドープしたシリコン膜等を約200nmから約400nmの膜厚となるように成膜し、バーニングしてゲート電極301を形成する。次に、このゲート電極301をマスクとして、活性層103中のソース・ドレイン電極のコンタクト部となる部分にドーピングを行う。本実施形態では、n-ch TFTを形成するため、イオン注入法やイオンドーピング法などにより、リンを約 $1 \times 10^{22} \text{ cm}^{-3}$ 導入する。

【0022】次に、図4に示すように、ゲート電極301を形成したゲート絶縁膜201上に、APCVD法やPECVD法、ECR-CVD法などにより、シリコン酸化膜やシリコン窒化膜、またはこれらの積層膜などからなる層間絶縁膜401を約200nmから約500nmの膜厚となるよう形成する。その後、先にドープしたリンをELA法や、約450°Cから約550°C程度の熱アニール法によって活性化、低抵抗化する。

【0023】次に、図5に示すように、活性層103のコンタクト部となる領域の上のゲート絶縁膜201、層間絶縁膜401をエッティングし、コンタクトホール501を開口する。そして、このコンタクトホール501を介して活性層103に接続するよう、図6に示すようなソース・ドレイン電極601を、Mo、Al、Ta、W、Cu及びそれらの合金や、これらの積層膜、またはドープしたシリコン膜等で、約300nmから約600nmの膜厚となるように形成し、バーニングする。このソース・ドレイン電極601は、層間絶縁膜401より厚く形成する方が、むらがなく、電気的に良好な接続が出来る為、好ましい。

【0024】次に、図7に示すように、平坦化の役割も兼ねる第2の絶縁膜701をシリコン酸化膜等で約200nmから約400nmの膜厚となるよう、スピノングラス法などで形成する。ソース・ドレイン電極601の一方の電極の上部の第2の絶縁膜701にコンタクトホールを開口し、この一方の電極と接続するバンプ電極702を形成する。このバンプ電極702は、後述するEL形成基板との接続に用い、このEL形成基板の発光層が熱に弱いことから、接続温度の低い無電解メッキを用いたNiや、電解メッキまたは無電解メッキを用いたCu等が好ましい。また、このバンプ電極702の大き

さは、画素ピッチよりも小さいことが必要であり、1画素の大きさが、約 $150\mu\text{m} \times 約100\mu\text{m}$ であるとすると、それより小さいことが必要である。このパンプ電極702の大きさが、約 $1\mu\text{m}$ から約 $50\mu\text{m}$ であれば、隣の画素のパンプ電極702とのショートがなく、また、あわせ精度を緩くすることも出来、好ましい。このような方法により、スイッチング素子形成基板を完成する。

【0025】次に、発光層を電極層で挟んだEL素子を有する、EL形成基板の製造方法について図8および図9を用いて説明する。図8および図9はEL形成基板の製造工程を示す図である。

【0026】まず、図8に示すように、絶縁性の物質からなる透明基板801上に、ITOなどの可視光を透過する物質からなる透明電極層802を膜厚約 $50\text{nm}$ から約 $200\text{nm}$ 、好ましくは約 $100\text{nm}$ となるように形成する。この透明電極層802をITOで形成する際は、約 $230^{\circ}\text{C}$ の熱工程を行う。透明電極層802を形成した透明基板801を真空装置中に入れ、透明電極層802の上に、発光層803を形成する。発光層803は、p-クオーターフェニル誘導体等からなり、発光層803単層としてもよいが、トリアゾール誘導体等からなる正孔注入層、発光層、8-ヒドロキシキノリン等からなる電子注入層の3層構造とすると、発光効率が高くなるため、望ましい。正孔注入層、発光層、電子注入層の膜厚は、それぞれ約 $5\text{nm}$ から約 $5\mu\text{m}$ とし、約 $10\text{nm}$ から約 $1\mu\text{m}$ 程度であることが好ましい。なお、発光層803形成以降のプロセスは、真空中で行うことが望ましい。また、真空プロセスの前に、透明電極層802の形成された透明基板801に、真空中で、オゾンと紫外線によってクリーニング処理を行なってもよい。発光層803は酸、アルカリや熱等に弱いため、発光層803形成以降のプロセスは、穏やかな条件で行われることが必要である。

【0027】次に、図9に示すように、MgAg、LiF/A1、LiAl、Ag等を用いて、電極層901を画素分離するためにマスク903を使用して、約 $100\text{nm}$ の膜厚となるように蒸着する。この電極層901の上に、電極層901を保護するための保護電極層902をA1、Au等を用いて約 $100\text{nm}$ の膜厚となるように、電極層901と同様にマスク蒸着する。このような方法により、EL形成基板を完成する。

【0028】次に、図10のようにスイッチング素子形成基板とEL形成基板を貼り合せる。両基板を貼り合せる際には、EL形成基板を保持した真空中にスイッチング素子形成基板を入れ、パンプ電極702を、スイッチング素子形成基板のせたヒーターで暖め、保護電極層902と接続し、封止する。その際、接合部1001は、真空としてもよいし、窒素を封入してもよい。また、接着剤などにより満たしてもよい。

【0029】本実施形態の表示装置では、EL形成基板を形成する際、熱工程の必要な透明電極層802の形成を、熱に弱い発光層803の形成の前に行う。発光層803の形成の後は、電極層901、保護電極層902の形成とも、穏やかな条件の蒸着で行うため、発光層は劣化しない。その後に、スイッチング素子形成基板と貼り合せる際も、パンプ電極702との接続は、比較的低い温度で可能なため、良好な表示装置が形成される。従って、本実施形態の表示装置は、特に熱に弱い、有機材料からなる発光層を用いる場合に効果があるといえる。

【0030】また、本実施形態の表示装置は、図10の発光層803から見て、スイッチング素子1002の形成されない側の面、つまり矢印Cの方向から光を取り出すため、高い開口率を得ることも可能である。従って本実施形態では、発光層は穏やかな条件で形成できるため良好な特性を有し、かつ高い開口率も有する表示装置を形成することが可能となる。

【0031】また、発光層からの光がスイッチング素子に照射されるとスイッチング素子が劣化するために、通常はスイッチング素子の上に遮光膜を形成する。しかしながら本実施形態の表示装置では、スイッチング素子1002の上に遮光性の保護電極層902、電極層901を介して発光層803が設けられるため、遮光膜が必要ないという効果を得ることも出来る。

【0032】また、本実施形態の表示装置では、スイッチング素子1002と保護電極層902の接続に、パンプ電極702を用いている。このパンプ電極702は、画素ピッチに対して小さく作ることが容易であるために、あわせ精度を緩くすることが出来、製造も容易となる。

【0033】なお、本発明は、上述した実施形態に限定されるものではない。

【0034】例えば、上述した実施形態では、スイッチング素子として、コプラナ型TFTについて説明したが、逆スタガ型のTFT等を使用しても良く、また、これらに限定されるものではない。

【0035】また、上述した実施形態では、画素分離を、電極層901、保護電極層902を画素毎に区切りのあるマスクを用いて蒸着することにより行ったが、これは限定されるものではなく、この電極層901、保護電極層902を一様に蒸着し、透明電極層802を画素毎に区切ってもよい。

【0036】

【発明の効果】以上詳述したように、本発明によれば、発光層は穏やかな条件で形成できるため良好な特性を有し、かつ高い開口率を有する表示装置、およびその製造方法を得ることが出来る。

【図面の簡単な説明】

【図1】 本発明のアクティブマトリクス型EL表示装置の製造方法を説明する断面図である。

【図2】 本発明のアクティブマトリクス型EL表示装置の製造方法を説明する断面図である。

【図3】 本発明のアクティブマトリクス型EL表示装置の製造方法を説明する断面図である。

【図4】 本発明のアクティブマトリクス型EL表示装置の製造方法を説明する断面図である。

【図5】 本発明のアクティブマトリクス型EL表示装置の製造方法を説明する断面図である。

【図6】 本発明のアクティブマトリクス型EL表示装置の製造方法を説明する断面図である。

【図7】 本発明のアクティブマトリクス型EL表示装置の製造方法を説明する断面図である。

【図8】 本発明のアクティブマトリクス型EL表示装置の製造方法を説明する断面図である。

【図9】 本発明のアクティブマトリクス型EL表示装置の製造方法を説明する断面図である。

【図10】 本発明のアクティブマトリクス型EL表示装置の1画素の断面図である。

【図11】 従来のアクティブマトリクス型EL表示装置の1画素の断面図である。

【符号の説明】

101…基板

102…第1の絶縁膜

103…活性層

201…ゲート絶縁膜

301…ゲート電極

401…層間絶縁膜

501…コンタクトホール

601…ソース・ドレイン電極

701…第2の絶縁膜

702…バンプ電極

801, 1107…透明基板

802, 1104…透明電極層

803, 1105…発光層

901…電極層

902…保護電極層

903…マスク

1001…接合部


1002, 1101…スイッチング素子

1102…接続電極


1103…絶縁層

1106…上部電極層


【図1】




【図2】




【図3】




【図4】




【図5】




【図8】




【図6】




【図7】




【図9】



【図10】



【図11】




---

フロントページの続き

(51) Int. Cl. 7

H 05 B 33/14  
33/26

識別記号

F I

H 05 B 33/26  
G 02 F 1/136

(参考)

Z  
5 0 0

(72) 発明者 平松 雅人

神奈川県川崎市幸区小向東芝町1番地 株  
式会社東芝研究開発センター内

F ターム(参考) 2H092 GA29 HA03 JA24 JA34 JA41

JA46 KA05 MA07 MA12 NA07  
NA27 PA01

(72) 発明者 内古閑 修一

神奈川県川崎市幸区小向東芝町1番地 株  
式会社東芝研究開発センター内

3K007 AB01 CA01 CB01 DA02 EA02

FA01  
5C094 AA02 BA03 BA29 BA54 DB01  
EB02  
5G435 AA03 BB12 CC09 EE12 HH02  
HH12 KK05



## MACHINE TRANSLATION OF JP-A-2001-282123 FROM JPO WEBSITE

### \* NOTICES \*

JPO and NCIP are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. \*\*\*\* shows the word which can not be translated.
3. In the drawings, any words are not translated.

---

### CLAIMS

---

#### [Claim(s)]

[Claim 1] The display characterized by to provide the electrode layer which consists of an ingredient which is connected through a connection electrode on a substrate, the switching element formed on said substrate, and said switching element, and is different from said connection electrode, the luminous layer which is formed on said electrode layer and consists of an organic material, the transparent electrode layer which are formed on said luminous layer, and the transparency substrate which are formed on said transparent electrode layer.

[Claim 2] The display according to claim 1 characterized by said connection electrode being a bump electrode.

[Claim 3] The manufacture approach of the display characterized by to provide the process which connects the process which forms a switching element in a substrate, the process which forms a transparent electrode layer in a transparency substrate, the process which forms a luminous layer on said transparent electrode layer, the process which form an electrode layer on said luminous layer, the field in which said switching element of said substrate was formed, and the field in which said electrode layer of said transparency substrate was formed through a connection electrode.

---

### DETAILED DESCRIPTION

---

#### [Detailed Description of the Invention]

[0001]

[Field of the Invention] This invention relates to a display and its manufacture approach.

[0002]

[Description of the Prior Art] Since thin-shape-izing of a display is possible for the display using liquid crystal, an electro-luminescence (EL) component, light emitting diode, the plasma, fluorescence, etc., the demand is increasing as displays, such as a business machine and a computer, or a special display.

[0003] Moreover, in current and these indicating equipments, it is expected as an indicating equipment of the high definition, the high definition, and the low power of the luminescence

mold which the active-matrix mold EL indicating equipment using an organic electroluminescence layer replaces with the liquid crystal display of the conventional transparency mold, using a thin film transistor (TFT) as a switching element of a pixel, and the researches and developments are done briskly.

[0004] The 1-pixel sectional view of the active-matrix mold EL display proposed now is shown in drawing 11, and the configuration is explained.

[0005] As shown in drawing 11, as for the conventional active-matrix mold EL indicating equipment, a switching element 1101 is formed on the transparency substrate 1107, and a switching element 1101 is connected to the transparent electrode layer 1104 through the connection electrode 1102. An insulating layer 1103 is formed between a switching element 1101 and the transparent electrode layer 1104. Moreover, a luminous layer 1105 is formed on the transparent electrode layer 1104, and the up electrode layer 1106 is formed on a luminous layer 1105.

[0006] If the signal level according to the signal of each pixel is impressed to a switching element 1101 from the signal line which is not illustrated, this signal level will be impressed between the transparent electrode layer 1104 and the up electrode layer 1106, and light will be emitted by the electron hole in a luminous layer 1105, and electronic recombination. With the configuration of drawing 11, the transparent electrode layer 1104 is in the luminous layer 1105 bottom, and the up electrode layer 1106 usually consists of two-layer [ of the MgAg etc. and the protection metal layer used as an electrode ], and since it is opaque, it takes out light from the direction of the arrow head B of drawing 11.

[0007] However, when light is taken out from the direction of the arrow head B of drawing 11, it is interrupted by a switching element 1101 and wiring which is not illustrated, the loss of light arises, and a numerical aperture falls. In order to prevent decline in a numerical aperture, and to take out light from the direction of the arrow head A of drawing 11, it is necessary to use the up electrode layer 1106 as a transparent electrode layer but, and in case a transparent electrode layer is formed, it is like about 230-degree C heat process. It is difficult for a luminous layer 1105 to usually be formed from an organic substance etc., to form a luminous layer 1105 and to form the required transparent electrode layer of a heat process on it, since it is weak with heat.

[0008] To make small the absorption of light in the up electrode layer 1106 is also tried by making the up electrode layer 1106 transparent, or forming it thinly as the configuration of drawing 11 remaining as it is, as an option which takes out light from the direction of the arrow head A of drawing 11. However, there are many metals with the unstable metal with which the luminous efficiency of a luminous layer 1105 becomes high as an up electrode layer 1106, and a protection metal layer is needed. Therefore, there was a problem that the role of protection becomes less enough for extent to which the absorption of light becomes low enough when the up electrode layer 1106 and a protection metal layer are made thin, and the life of a display became short.

[0009]

[Problem(s) to be Solved by the Invention] As mentioned above, when the conventional active-matrix mold EL indicating equipment took out the light from a luminous layer, and light was interrupted by the switching element, the loss arose and it had the trouble that a numerical aperture fell.

[0010] Moreover, although the attempt which takes out light from the near field in which a switching element is not formed also occurred, since the permeability of light was not able to form highly the electrode which exists in stability, only the short display of a life has been

formed.

[0011]

[Means for Solving the Problem] Then, the display characterized by to provide the electrode layer which consists of an ingredient which is connected through a connection electrode on the switching element formed on the 1st substrate and the substrate of this invention and a switching element, and is different from a connection electrode, the luminous layer which are formed on an electrode layer and consist of an organic material, the transparent electrode layer which are formed on a luminous layer, and the transparence substrate which are formed on a transparent electrode layer offers.

[0012] Moreover, in the 1st of this invention, a connection electrode may be a bump electrode.

[0013] The 2nd offers the manufacture approach of the display characterized by to provide the process which connects the process which forms a switching element in the substrate of this invention, the process which forms a transparent electrode layer in a transparence substrate, the process which forms a luminous layer on a transparent electrode layer, the process which form an electrode layer on a luminous layer, the field in which the switching element of a substrate was formed, and the field in which the electrode layer of a transparence substrate was formed through a connection electrode.

[0014]

[Embodiment of the Invention] Although the operation gestalt of this invention is explained to it at a detail, referring to a drawing to below, this invention is not limited to this operation gestalt.

[0015] The operation gestalt of this invention is explained. The 1-pixel sectional view of the display of this operation gestalt is shown in drawing 10. The indicating equipment of this operation gestalt forms TFT as a switching element 1002 on a substrate 101, and uses it as a switching element formation substrate. On the transparence substrate 801, carry out the laminating of the luminous layer 803 and the electrode layer 901 which consist of a transparent electrode 802 and an organic material, and the protection electrode layer 902 one by one, and it considers as EL formation substrate. As a switching element 1002 and the protection electrode layer 902 serve as the inside in both this substrate, luminescence from lamination and a luminous layer 803 is taken out from the field of the side which does not form a switching element 1002.

[0016] The display of this operation gestalt The 1st insulator layer 102 formed on a substrate 101 and a substrate 101, The gate dielectric film 201 formed on the 1st insulator layer 102 in which the barrier layer 103 by which is formed on the 1st insulator layer 102 and patterning is carried out, and the barrier layer 103 were formed, the gate electrode 301 by which is formed on gate dielectric film 201 and patterning is carried out, The interlayer insulation film 401 formed on the gate dielectric film 201 with which the gate electrode 301 was formed, The source drain electrode 601 which it is formed on an interlayer insulation film 401, and is connected to a barrier layer 103 in a contact hole 501, The 2nd insulator layer 701 formed on the interlayer insulation film 401 with which the source drain electrode 601 was formed, the bump electrode 702 (connection electrode) which it is formed on the 2nd insulator layer 701, and is connected with the source drain electrode 601 in a contact hole, The bump electrode 702 The electrode layer 901 by which minds, and is formed on the protection electrode layer 902 by which connects with the source drain electrode 601 and patterning is carried out, and the protection electrode layer 902, and patterning is carried out like the protection electrode layer 902, the luminous layer 803 formed on the electrode layer 901, the transparent electrode layer 802 formed on a luminous layer 803, It consists of joints 1001 of the transparence substrate 801 and switching element formation substrate which are formed on the transparent electrode layer 802,

and EL formation substrate.

[0017] Next, the formation approach of the display of this operation gestalt is explained.

[0018] First, the manufacture approach of the switching element formation substrate which forms a switching element is explained using drawing 7 from drawing 1. Drawing 1 to drawing 7 is drawing showing the production process of a switching element formation substrate.

[0019] As shown in drawing 1, the 1st insulator layer 102 which consists of oxide films, such as silicon oxide and a silicon nitride, and a nitride is formed on the insulating substrate 101 which consists of glass or silicon so that about 1 micrometer may become about 500nm thickness from about 100nm preferably. on the 1st insulator layer 102, about 70nm becomes about 50nm thickness from about 30nm preferably about the amorphous silicon film by a plasma-CVD method etc. -- as -- forming -- ELA -- it polycrystal-izes by law, patterning is performed, and it considers as a barrier layer 103.

[0020] next, the 1st insulator layer 102 top in which the barrier layer 103 was formed as shown in drawing 2 -- ordinary pressure CVD (APCVD) -- law and the plasma en hunger strike CVD (PECVD) -- law and electron cyclotron-resonance-CVD (ECR-CVD) -- the gate dielectric film 201 which consists of silicon oxide etc. by law etc. is formed so that it may become about 70 to about 100nm thickness.

[0021] On gate dielectric film 201, as shown in drawing 3, membranes are formed, patterning of Mo, aluminum, Ta, W, Cu(s) and those alloys, these cascade screens or the doped silicone film, etc. is carried out so that it may become about 200 to about 400nm thickness, and the gate electrode 301 is formed. Next, it dopes by using this gate electrode 301 as a mask into the part used as the contact section of the source drain electrode in a barrier layer 103. With this operation gestalt, in order to form n-chTFT, Lynn is introduced about  $1 \times 10^{22} \text{ cm}^{-3}$  by ion-implantation, the ion doping method, etc.

[0022] next, the gate-dielectric-film 201 top which formed the gate electrode 301 as shown in drawing 4 -- APCVD -- law and PECVD -- with law, an ECR-CVD method, etc., the interlayer insulation film 401 which consists of silicon oxide, silicon nitrides or these cascade screens, etc. is formed so that it may become about 200 to about 500nm thickness. Then, by the ELA method and about 450 to about 550 degrees C heat annealing method, it is activated and Lynn doped in advance is formed into low resistance.

[0023] Next, as shown in drawing 5, the gate dielectric film 201 on the field used as the contact section of a barrier layer 103 and an interlayer insulation film 401 are etched, and opening of the contact hole 501 is carried out. And with Mo, aluminum, Ta, W, Cu(s) and those alloys, these cascade screens or the doped silicone film, etc., it forms and patterning of the source drain electrode 601 as shown in drawing 6 is carried out so that it may become about 300 to about 600nm thickness, so that it may connect with a barrier layer 103 through this contact hole 501. Since unevenness does not have the direction formed more thickly than an interlayer insulation film 401 and this source drain electrode 601 can perform good connection electrically, it is desirable.

[0024] Next, as shown in drawing 7, the 2nd insulator layer 701 which serves also as the role of flattening is formed by the spin-on glass method etc. so that it may become about 200 to about 400nm thickness by silicon oxide etc. Opening of the contact hole is carried out to the 2nd insulator layer 701 of the upper part of one electrode of the source drain electrode 601, and the bump electrode 702 linked to the electrode of one of these is formed. This bump electrode 702 is used for connection with EL formation substrate mentioned later, and since the luminous layer of this EL formation substrate is weak with heat, nickel using electroless deposition with low

connection temperature, its Cu using electrolytic plating or electroless deposition, etc. are desirable. Moreover, the magnitude of this bump electrode 702 needs to be smaller than a pixel pitch, and needs to be smaller than it, supposing the magnitude which is 1 pixel is 100 micrometers of about 150 micrometerx abbreviation. If the magnitude of this bump electrode 702 is about 1 micrometer to about 50 micrometers, there is no short-circuit with the bump electrode 702 of the next pixel, and it can unite, can also make precision loose, and is desirable. A switching element formation substrate is completed by such approach.

[0025] Next, the manufacture approach of EL formation substrate of having the EL element which sandwiched the luminous layer in the electrode layer is explained using drawing 8 and drawing 9. Drawing 8 and drawing 9 are drawings showing the production process of EL formation substrate.

[0026] First, on the transparency substrate 801 which consists of insulating matter, as shown in drawing 8, the transparent electrode layer 802 which consists of matter which penetrates the lights, such as ITO, is formed so that about 200nm may turn into about 100nm from about 50nm of thickness preferably. In case this transparent electrode layer 802 is formed by ITO, it carries out like about 230-degree C heat process. The transparency substrate 801 in which the transparent electrode layer 802 was formed is put in into vacuum devices, and a luminous layer 803 is formed on the transparent electrode layer 802. Although it consists of a p-quarter phenyl derivative etc. and is good also as luminous layer 803 monolayer, if it is the three-tiered structure of the electronic injection layer which consists of the hole injection layer which consists of a triazole derivative etc., a luminous layer, 8-hydroxyquinoline, etc., since luminous efficiency will become high, a luminous layer 803 is desirable. The thickness of a hole injection layer, a luminous layer, and an electronic injection layer sets to about 5 micrometers from about 5nm, respectively, and it is desirable that it is about 1 micrometer from about 10nm. In addition, as for the process after luminous layer 803 formation, it is desirable to carry out in a vacuum.

Moreover, ozone and ultraviolet rays may perform cleaning treatment to the transparency substrate 801 with which the transparent electrode layer 802 was formed before the vacuum process in a vacuum. Since a luminous layer 803 is weak with an acid, alkali, heat, etc., the process after luminous layer 803 formation needs to be carried out on quiet conditions.

[0027] Next, as shown in drawing 9, using MgAg, LiF/aluminum, LiAl, Ag, etc., in order to carry out pixel separation of the electrode layer 901, a mask 903 is used, and it vapor-deposits so that it may become about 100nm thickness. The mask vacuum evaporationo of the protection electrode layer 902 for protecting the electrode layer 901 on this electrode layer 901 is carried out like the electrode layer 901 so that it may become about 100nm thickness using aluminum, Au, etc. EL formation substrate is completed by such approach.

[0028] Next, a switching element formation substrate and EL formation substrate are stuck like drawing 10. In case both substrates are stuck, a switching element formation substrate is put in into the vacuum holding EL formation substrate, the bump electrode 702 is warmed by the heater which carried the switching element formation substrate, and it connects with the protection electrode layer 902, and it is closed. In that case, a joint 1001 is good also as a vacuum and may enclose nitrogen. Moreover, you may fill with adhesives etc.

[0029] In the display of this operation gestalt, in case EL formation substrate is formed, formation of the required transparent electrode layer 802 of a heat process is performed before formation of the luminous layer 803 weak with heat. In order that after formation of a luminous layer 803 may perform formation of the electrode layer 901 and the protection electrode layer 902 by vacuum evaporationo of quiet conditions, a luminous layer does not deteriorate. After

that, also in case it sticks with a switching element formation substrate, since the connection with the bump electrode 702 is possible at comparatively low temperature, a good display is formed. Therefore, it can be said that there is a display of this operation gestalt about effectiveness when using especially for heat the weak luminous layer which consists of an organic material.

[0030] Moreover, since the indicating equipment of this operation gestalt is seen from the luminous layer 803 of drawing 10 and takes out light from the near field of an arrow head C in which a switching element 1002 is not formed, i.e., the direction, it can also obtain a high numerical aperture. Therefore, with this operation gestalt, since a luminous layer can be formed on quiet conditions, it becomes possible to form the display which has a good property and also has a high numerical aperture.

[0031] Moreover, since a switching element will deteriorate if the light from a luminous layer is irradiated by the switching element, a light-shielding film is usually formed on a switching element. However, in the indicating equipment of this operation gestalt, since a luminous layer 803 is formed through the protection electrode layer 902 of protection-from-light nature, and the electrode layer 901 on a switching element 1002, the effectiveness that a light-shielding film is unnecessary can also be acquired.

[0032] Moreover, the bump electrode 702 is used for connection of a switching element 1002 and the protection electrode layer 902 in the indicating equipment of this operation gestalt. Since this bump electrode 702 is easy to make small to a pixel pitch, it can make precision loose and becomes easy [ manufacture ].

[0033] In addition, this invention is not limited to the operation gestalt mentioned above.

[0034] For example, with the operation gestalt mentioned above, as a switching element, although the coplanar mold TFT was explained, TFT of a reverse stagger mold etc. may be used and it is not limited to these.

[0035] Moreover, although pixel separation was performed with the operation gestalt mentioned above by vapor-depositing the electrode layer 901 and the protection electrode layer 902 using the mask which has a break for every pixel, this is not limited, may vapor-deposit uniformly this electrode layer 901 and the protection electrode layer 902, and may divide the transparent electrode layer 802 for every pixel.

[0036]

[Effect of the Invention] As explained in full detail above, since a luminous layer can be formed on quiet conditions, according to this invention, it can acquire the display which has a good property and has a high numerical aperture, and its manufacture approach.

---

## DESCRIPTION OF DRAWINGS

---

### [Brief Description of the Drawings]

Drawing 1] It is a sectional view explaining the manufacture approach of the active-matrix mold EL display of this invention.

Drawing 2] It is a sectional view explaining the manufacture approach of the active-matrix mold EL display of this invention.

Drawing 3] It is a sectional view explaining the manufacture approach of the active-matrix mold EL display of this invention.

Drawing 4] It is a sectional view explaining the manufacture approach of the active-matrix mold EL display of this invention.

Drawing 5] It is a sectional view explaining the manufacture approach of the active-matrix mold

EL display of this invention.

[Drawing 6] It is a sectional view explaining the manufacture approach of the active-matrix mold EL display of this invention.

[Drawing 7] It is a sectional view explaining the manufacture approach of the active-matrix mold EL display of this invention.

[Drawing 8] It is a sectional view explaining the manufacture approach of the active-matrix mold EL display of this invention.

[Drawing 9] It is a sectional view explaining the manufacture approach of the active-matrix mold EL display of this invention.

[Drawing 10] It is the 1-pixel sectional view of the active-matrix mold EL display of this invention.

[Drawing 11] It is the 1-pixel sectional view of the conventional active-matrix mold EL display.

[Description of Notations]

101 -- Substrate

102 -- The 1st insulator layer

103 -- Barrier layer

201 -- Gate dielectric film

301 -- Gate electrode

401 -- Interlayer insulation film

501 -- Contact hole

601 -- Source drain electrode

701 -- The 2nd insulator layer

702 -- Bump electrode

801 1107 -- Transparency substrate

802 1104 -- Transparent electrode layer

803 1105 -- Luminous layer

901 -- Electrode layer

902 -- Protection electrode layer

903 -- Mask

1001 -- Joint

1002 1101 -- Switching element

1102 -- Connection electrode

1103 -- Insulating layer

1106 -- Up electrode layer

**This Page is Inserted by IFW Indexing and Scanning  
Operations and is not part of the Official Record**

**BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- BLACK BORDERS**
- IMAGE CUT OFF AT TOP, BOTTOM OR SIDES**
- FADED TEXT OR DRAWING**
- BLURRED OR ILLEGIBLE TEXT OR DRAWING**
- SKEWED/SLANTED IMAGES**
- COLOR OR BLACK AND WHITE PHOTOGRAPHS**
- GRAY SCALE DOCUMENTS**
- LINES OR MARKS ON ORIGINAL DOCUMENT**
- REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY**
- OTHER: \_\_\_\_\_**

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.**